Южнокорейская компания SK Hynix 12 октября 2026 года официально представила архитектуру нового специализированного процессора H-TPU (Hynix Transaction Processing Unit), предназначенного для контроллеров твердотельных накопителей. Презентация состоялась на международной конференции по проектированию систем на кристалле ISOCC 2026, проходившей в Сонгдо (Инчхон, Южная Корея). Вице-президент SK Hynix по проектированию SoC Ку Ин Чжэ в ходе своего выступления раскрыл технические детали разработки, которая, по замыслу компании, должна решить проблему растущего энергопотребления и площади чипов в современных SSD.
Проблема, которую решает H-TPU
Как отметил представитель SK Hynix, за последние годы производительность графических процессоров и пропускная способность интерфейса PCIe удваивались с каждым поколением, однако возможности встроенных универсальных CPU в контроллерах SSD практически достигли своего предела. Традиционный монолитный процессор вынужден одновременно управлять сотнями мелких функций: трансляцией адресов флеш-памяти, обработкой ошибок, сборкой мусора, планированием операций и управлением потоками данных. Наращивание производительности за счет увеличения числа универсальных ядер ведет к неоправданному росту энергопотребления и площади кристалла, а также к непредсказуемым задержкам при конкуренции задач за вычислительные ресурсы.
Принцип работы и архитектура
H-TPU представляет собой не тензорный ускоритель для задач искусственного интеллекта, а программируемый процессор транзакций, ориентированный исключительно на операции ввода-вывода и управление данными в накопителе. Ключевая идея архитектуры — отказ от одного крупного ядра в пользу распределенной системы из более чем ста небольших специализированных модулей H-TPU. Каждый такой модуль имеет упрощенный четырехступенчатый конвейер и лишен блоков внеочередного исполнения и суперскалярной логики, которые необходимы для сложных вычислений, но избыточны для повторяющихся операций ввода-вывода.
Когда в контроллер поступает запрос на чтение или запись, активируются только те H-TPU, которые отвечают за соответствующие функции, тогда как остальные модули остаются в режиме минимального энергопотребления. Главное универсальное ядро при этом сохраняется для решения сложных задач: восстановления после ошибок, обработки исключительных ситуаций и управления политиками хранения данных.
Заявленные показатели эффективности
Согласно данным, озвученным Ку Ин Чжэ, одно ядро H-TPU занимает примерно 1/25 площади стандартного универсального ядра CPU (около 4% от общей площади процессора) и потребляет примерно 1/25 мощности, что составляет около 2,5% от энергопотребления сопоставимой конфигурации на базе универсального ядра. Эти цифры являются архитектурными заявлениями компании и пока не подтверждены независимыми измерениями на реальных кремниевых образцах.
Сфера применения и перспективы
SK Hynix планирует интегрировать H-TPU в широкий спектр продуктов на базе флеш-памяти NAND. Первым этапом станут контроллеры для корпоративных твердотельных накопителей (eSSD) следующего поколения. В дальнейшем технология будет задействована в архитектуре Storage Next — платформе хранения, оптимизированной для доступа к данным мелкими блоками по 512 байт, что в восемь раз меньше традиционной единицы в 4 килобайта, используемой современными моделями искусственного интеллекта. Кроме того, ожидается синергия H-TPU с новой высокоскоростной флеш-памятью HBF (High Bandwidth Flash), выпуск которой запланирован на следующий год.
Значение для отрасли
Представленная архитектура отражает общую тенденцию к переходу от универсальных вычислений к специализированным решениям в области хранения данных. По мере роста объемов информации и ужесточения требований к энергоэффективности дата-центров именно контроллер SSD становится одним из ключевых потребителей энергии и источником тепла. Снижение энергопотребления контроллера не только уменьшает прямые затраты на электроэнергию, но и сокращает нагрузку на системы охлаждения серверных стоек. Специализированная распределенная архитектура также потенциально способна обеспечить более стабильные и предсказуемые задержки по сравнению с универсальными ядрами, где несколько конкурирующих задач могут непредсказуемо влиять на время отклика.
Вместе с тем эксперты отмечают и возможные ограничения подхода. Специализированные процессоры эффективны для известных и повторяющихся операций, но могут оказаться менее гибкими при появлении новых протоколов NAND, стандартов безопасности или требований со стороны хост-систем. Программируемость H-TPU призвана сохранить определенный уровень адаптивности, однако разработчикам потребуется освоить новую архитектуру и инструментарий. SK Hynix уже сообщила о создании специализированного компилятора для написания кода под H-TPU. Сроки появления серийных продуктов и коммерческих образцов контроллеров на момент публикации не называются.
